
4.5B 用于地址译码的译码结构

考纲定位：计算机组成原理 · 第 4 章 存储器（4.5B） | 重要度 ★★★★ | 常见考法：选择题（单译码/双译码、译码器输出线数、地址分组、芯片容量）

一句话核心：单译码用全部地址位直接产生字线；双译码把地址拆成行、列两组，先选行再选列，用更少的输出线选中同一个存储单元

一、单译码结构



提炼


- n 位地址送入一个译码器，产生 2^n 条字线，每条字线选中一个存储字
- 结构简单、译码直接；但存储容量大时，字线数量急剧增加，芯片面积和功耗大
- 适合小容量存储器

例：1K 个存储单元需要 10 位地址，单译码器要输出 $2^{10} = 1024$ 条字线

易错

- 单译码不是“只有一个译码器”，而是“地址不分组、一次译出全部字线”
- 字线数量 = 存储单元数，不是地址位数
- 单译码的地址位数 = $\log_2(\text{存储单元数})$

二、双译码结构



提炼

- 把地址位分成行地址和列地址两组，分别送入行译码器和列译码器
- 行译码器选出一行，列译码器选出一列，行、列交叉处的存储单元被选中
- 输出线数从 2^n 降为 $2^{n_1}+2^{n_2}$，大幅减少
- 适合大容量存储器


例：1K 个存储单元，地址 10 位，分成 5 位行 + 5 位列

- 行译码器输出 $2^5=32$ 条行线
- 列译码器输出 $2^5=32$ 条列线
- 总输出线数 $32+32=64$，远小于单译码的 1024

易错

- 双译码的地址分组不一定是均分；按题目给出的行列位数计算
- 行列交叉选中一个单元，不是一行全部选中
- 蓝色方块表示一个存储单元，不是一个存储字；若一个存储字包含多个单元，要按字长换算

三、对比



维度	单译码	双译码
地址分组	不分组	分成行、列两组
输出线数	2^n	$2^{n_1}+2^{n_2}$
选中方式	一条字线	行、列交叉
适用容量	小容量	大容量
结构复杂度	简单	较复杂
典型问题	字线过多	行列分组与地址分配

提炼

- 双译码的本质是“用两个小译码器代替一个大译码器”
- 行列译码器输出线数之和通常远小于单译码的字线数
- 选择哪种结构，取决于容量、速度和芯片面积

易错

- 双译码的输出线数不是 2^n，而是 $2^{n_1}+2^{n_2}$
- 行列地址位数之和等于总地址位数；不要漏掉片选位
- 双译码的“行”和“列”是存储阵列的物理方向，不是地址的高低位固定对应

知识关联：主存结构（4.4 主存的结构）；SRAM 芯片（4.8 静态随机存储器SRAM——存储器结构及其芯片实例）；DRAM 芯片（4.11 动态随机存储器——芯片实例及DRAM的发展）；主存扩展（4.13 主存的扩展及其与CPU的连接——位扩展）